Vendredi 7 juillet, à 10h30, Francis Balestra, IMEP-LAHC, CNRS / Grenoble INP- MINATEC animera un séminaire à l’ENSICAEN dans l’amphithéâtre A10 (Campus 2, bâtiment A rdc – Séminaire ouvert à tous).

De nombreux défis sont à relever pour les futurs dispositifs nanoélectroniques au cours des deux prochaines décennies concernant l’intégration, la consommation d’énergie et les performances. Ce séminaire présente les solutions les plus prometteuses pour la fin de la Roadmap dans les domaines More Moore et Beyond-CMOS, y compris les nanomatériaux innovants tels que les couches ultra-minces Si-Ge-III-V sur isolant, 2D (graphene, phosphorene, transition-metal dichalcogenides), 1D semimétalliques, Hétéro-structures utilisant des matériaux contraints, Ge, III-V (InAs, GaSb, AlGaSb, graded layers, quantum wells, …). Ces boosters innovants peuvent être combinés avec des architectures avancées de composants, en particulier les nanoCMOS multigrilles et les Nanofils, les composants à faible pente sous le seuil comme les FET Tunnel et les combinaisons de ces transistors tels que FeTFET.

Francis Balestra est Directeur de Recherche au CNRS et effectue ses recherches sur les composants innovants pour la Nanoélectronique. Il a travaillé dans les domaines More Moore, More than Moore et Beyond-CMOS et est l’auteur des premières publications montrant le grand intérêt des dispositifs FD SOI et Multigrilles pour l’intégration ultime des circuits combinant basse consommation et performance. Il a dirigé plusieurs laboratoires dans la région grenobloise. Téléchargez ici le curriculum vitae de Francis Balestra.

Pour de plus amples informations, merci de prendre contact avec Bogdan CRETU : bogdan.cretu@ensicaen.fr

We are facing many challenges for future nanoelectronic devices in the next two decades dealing with scaling, power consumption and performance. This seminar presents the most promising solutions for the end of the roadmap in the More Moore and Beyond-CMOS fields, including innovative nanomaterials such as ultra-thin Si-Ge-III-V/OI, 2D layers (graphene, phosphorene, transition-metal dichalcogenides), 1D semimetals, Heterostructures using strained materials, Ge, III-V (InAs, GaSb, AlGaSb, graded layers, quantum wells, …).
These innovatise boosters can be combined with advanced nanodevice architectures, especially ultimate multigate nanoCMOS and Nanowire FETs, Small Slope Switches like Tunnel FETs, and combinations of these nanoscale transistors such as FeTFET

Share This